Hardwaremodell als Netzliste oder verschlüsselten Quelltext für Xilinx oder Altera FPGAs
Hardwaremodell im VHDL Quelltext
Bitgenaues Software Referenzmodell als vorkompilierte Bibliothek für Linux oder Windows. Dieses können Sie bequem in Ihre Matlab, C oder C++ Umgebung einbinden.
Testumgebung für die Hardware des IP-Cores bestehend aus VHDL Testbench und Testdaten sowie Post-Synthese oder vorkompiliertem Simulationsmodell.
Die Lieferung erfolgt wahlweise durch Bereitstellung auf unserem FTP-Server oder alternativ als verschlüsselte E-Mail.
