Die Creonic Lösung für Datenraten von bis zu 1 Gbit/s besticht durch einen enorm effizienten Einsatz von Logikressourcen. John Porter, CTO von Cambridge Communications Systems und überzeugter Kunde von Creonic, sagt: “Der Creonic WiMedia IP-Core erreicht die doppelten Datenraten und braucht nur die Hälfte der Hardware-Ressourcen im Vergleich zu konkurrierenden Produkten.” Beim Entwurf dieser speziellen LDPC-Codes spielten die Flächen- und Energieeffizienz der Decoder-Lösung stets eine äußerst wichtige Rolle. Mit diesem vereinheitlichten Ansatz ergibt sich nicht nur eine herausragende Effizienz, sondern auch hervorragende Korrektureigenschaften, die die von Viterbi-Decodern um bis zu 3 dB übertreffen. Gleichzeitig lassen sich selbst auf Low-Cost FPGAs Datenraten von Hunderten Mbit/serreichen.
Anwendungen
Anwendungen mit sehr hohen Datenraten
Anwendungen mit niedriger Latenz
Ultra-Wideband (UWB)
Wireless USB
Richtfunk
Optische Kommunikation
Vom IP-Core unterstützte Features
Unterstützt verschiedene Code Raten (1/2, 5/8, 3/4 und 4/5).
Unterstützt verschiedene Blocklängen (1200 Bits und 1320 Bits).
Konform zu “Multiband OFDM Physical Layer Specification, PHY Specification: Final Deliverable 1.5, August 11, 2009”.
Ihr Nutzen
Silicon-proven IP.
Decodiert mehr als fünf Bits eines Codeworts pro Taktzyklus für Durchsätze jenseits der 1 Gbit/s.
Gewinnt bis zu 3 dB im Vergleich zu Viterbi-Decodern.
Low-power sowie low-complexity Design.
“Layered” LDPC-Decoder Architektur, für besonders schnellere Konvergenz.
Block zu Block on-the-fly Konfiguration.
“Early stopping criterion” für iterativen LDPC-Decoder, zur Einsparung einer beachtlichen Menge Energie.
Konfigurierbare Anzahl an LDPC-Decoder Iterationen, um zwischen Datendurchsatz und Korrekturleistung abzuwägen.
