DVB-S2X ist die nächste Generation in der Satellitenkommunikation und ist als Erweiterung des weitverbreiteten DVB-S2 Standards entwickelt worden. Durch Erweiterungen wie kleineren Roll-Off-Faktoren, höheren Modulationsarten und feingranulare Code-Raten ermöglicht DVB-S2X eine spektrale Effizienzsteigerung von bis zu 50%. Der Creonic DVB-S2X Decoder ist eine skalierbare Lösung, die Datenraten bis zu 100 MSymb/s auf gängigen FPGAs ermöglicht.
Anwendungen
  • Satellitenkommunikation (Digital Video Broadcasting, Interactive Services, News Gathering, Professional Services)
  • Kleinsatelliten (Nano, CubeSat)
  • Weitere Anwendungen mit allerhöchsten Ansprüchen an die Fehlerkorrektur
  • Weitere Anwendungen mit einer großen Bandbreite an Code Raten
 
Vom IP-Core unterstützte Features des Standards
  • Konform zu ETSI EN 302 307-1 V1.4.1 (2014-11) (DVB-S2) und ETSI EN 302 307-2 V1.1.1 (2014-10) (DVB-S2X).
  • Unterstützt ACM, CCM und VCM Modi.
  • Unterstützt für kurze, mittlere und lange Blöcke (16200, 32400 und 64800 Bits).
  • Unterstützt alle Modulationsarten (BPSK, QPSK, 8-PSK, 16-APSK, 32-APSK, 64-APSK, 128-APSK, 256-APSK).
  • Unterstützt VLSNR Modi mit Signalrauschabständen von weniger als -9 dB.
  • Unterstützt alle im Standard definierten LDPC- und BCH-Codes.
 
Ihr Nutzen
  • Validiert mit DVB-S2X Modulatoren von Drittanbietern.
  • Basierend auf einer erfolgreichen Lösung für DVB-S2.
  • Der Decoder beinhaltet Soft-Decision Demapper, Block-Deinterleaver, LDPC-Decoder, BCH-Decoder und Descrambler.
  • Paremetrisierbarer Durchsatz zur Entwurfszeit für optimalen Ressourcenverbrauch.
  • Low-power sowie low-complexity Design.
  • Frame-to-frame on-the-fly Konfiguration.
  • Schnellere Konvergenz durch layered LDPC-Decoder Architektur.
  • “Early stopping criterion” für iterativen LDPC-decoder, zur Einsparung einer beachtlichen Menge an Energie.
  • Konfigurierbare Anzahl an LDPC-Decoder Iterationen, um zwischen Datendurchsatz und Korrekturleistung abzuwägen.
  • Erfassung statistischer Informationen (Decodiererfolg, Iterationsmittel, etc.).
  • Verfügbar für ASIC und FPGAs (Xilinx, Altera).
  • Wir liefern VHDL Source Code oder synthetisierte Netzliste, VHDL oder SystemC Testbench und bit-genaues Matlab, C oder C++ Simulationsmodel.
 
Informationen
 
Kontaktieren Sie uns für weitere Informationen!